Browsing by Author 王行健

Jump to: 0-9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z
or enter first few letters:  
Showing results 1 to 20 of 128  next >
2001Built-In-Self-Test and Its Application under High-Level Design王行健; 行政院國家科學委員會; 中興大學資訊科學研究所-
2001Design and Analysis of High-Speed Bus Interface王行健; 行政院國家科學委員會; 國立中興大學資訊科學研究所-
2002Design and Analysis of Hybrid Concurrent Testing Methods in Fault-Tolerant Systems王行健; 行政院國家科學委員會; 國立中興大學資訊科學研究所-
2001Distributed diagnosis in multistage interconnection networksWang, S.J.; 王行健-
2009High-Level Test Synthesis With Hierarchical Test Generation for Delay-Fault TestabilityWang, S.J.; 王行健; Yeh, T.H.-
1997Instrumentation Methods for Multiprocessor Systems(I)林偉; 王行健; 行政院國家科學委員會; 國立中興大學資訊科學研究所-
2008Layout-Aware Scan Chain Reorder for Launch-Off-Shift Transition Test CoverageWang, S.J.; 王行健; Peng, K.L.; Hsiao, K.C.; Li, K.S.M.-
2006Low-power BIST with a smoother and scan-chain reorder under optimal cluster sizeLai, N.C.; 王行健; Wang, S.J.; Fu, Y.H.-
2005Low-power parallel multiplier with column bypassingWen, M.C.; 王行健; Wang, S.J.; Lin, Y.N.-
2008Multi-mode-segmented scan architecture with layout-aware scan chain routing for test data and test time reductionTsai, P.C.; 王行健; Wang, S.J.-
2004RTL Testing for SoC王行健; 行政院國家科學委員會; 國立中興大學資訊科學系(所)-
2009Scan-Chain Partition for High Test-Data Compressibility and Low Shift Power Under Routing ConstraintWang, S.J.; 王行健; Li, K.S.M.; Chen, S.C.; Shiu, H.Y.; Chu, Y.L.-
1999Test and diagnosis of faulty logic blocks in FPGAsWang, S.J.; 王行健; Tsai, T.M.-
2007Test data compression for minimum test application timeTsai, P.C.; 王行健; Wang, S.J.; Lin, C.H.-
2000Testability improvement by branch point control for conditional statements with multiple branchesWang, S.J.; 王行健; Lien, C.C.-
2006Transition Fault Oriented High-Level Test Synthesis王行健; 行政院國家科學委員會; 中興大學資訊科學研究所-
2002一個改變向量種子的技術應用於以線性回饋移位暫存器為基礎的內建式自我測試王行健; 賴南成-
2017一個無需重新開機的暫存器物理不可複製函數設計王行健; Sying-Jyan Wang; 練智弘; Chin-Hung Lien; 資訊科學與工程學系
2003一整合性高階合成方法:排程與資源配置來達成低功率設計王行健; Sying-Jyan Wang; 周志霖; Chou, Chih-Lin-
2008一種使用格雷編碼用以更正多值邏輯快閃記憶體位移錯誤之方法王行健; Sying-Jyan Wang; 張延任; 黃宗柱; 謝韶徽; Yen-Jen Chang; Tsung-Chu Huang; Shao-Hui Shieh; 黃德成; Der-Chen Huang; 林宏明; Lin, Hung-Ming; 中興大學-