請用此 Handle URI 來引用此文件: http://hdl.handle.net/11455/48835
標題: 低功率嵌入式非揮發性記憶體之矽智產設計(I)
Silicon IP Design of Low-Power Embedded Nonvolatile Memory(I)
作者: 林泓均
關鍵字: 非揮發性記憶體
電子電機工程類, 資訊工程硬體工程
嵌入式多準位EEPROM 記憶體
矽智產(SIP)
系統單晶片(SOC)
電荷幫浦電路
整流器
高壓切換電路
寫入驗證
低壓參考電路
能隙參考電壓
技術發展
摘要: 在許多數位系統中,需要部分非揮發性記憶體以儲存可程式的資料。由於不同製程的需求,目前的解決方案通常為雙晶片式,即數位系統與非揮發性記憶體分別製造後再以單一封裝來達成。本計畫將嘗試以系統單晶片,即SOC 的方式來達到此目的,以降低成本。由於最近已有研究發表以CMOS 標準製程研發出EEPROM 之非揮發性記憶體元件之操作,因此本研究計畫擬設計一套運用標準CMOS 製程來實作2Kb/4Kb 之嵌入式多準位EEPROM 記憶體的矽智產,未來將視實際需要擴增其容量,提供一般CMOS邏輯系統便利又低成本的非揮發性記憶體以強化SOC 之功能。計畫之首要目標為實作一套二準位式非揮發性記憶體,即單一記憶元件儲存一位元資料。進階目標為四準位以上之非揮發性記憶體,即一記憶元件可儲存二位元以上之嵌入式記憶體。在讀取過程中,記憶元件的內容將由感測電路進行高位元至低位元的感測;而在記憶元件寫入過程中,寫入的最終結果除了由感測電路判讀之外,亦將由驗證電路檢驗寫入的結果,依照檢驗的結果來啟動寫入後續的電路動作,例如: 寫入終止或者是寫入電壓的改變,以達多階儲存的目標。由於這些動作尚須透過電荷幫浦電路,整流器與高壓切換電路等等,以提供記憶元件所需的各種操作模式來達成,再加上面對未來低功率、低壓製程技術的來臨,許多電路模組將面臨新的挑戰,例如低壓參考電路可能須突破一般使用能隙參考電壓之限制。總之,我們將會一一設法克服,以達成目標。
URI: http://hdl.handle.net/11455/48835
其他識別: NSC94-2215-E005-013
文章連結: http://grbsearch.stpi.narl.org.tw/GRB/result.jsp?id=1143529&plan_no=NSC94-2215-E005-013&plan_year=94&projkey=PB9408-4179&target=plan&highStr=*&check=0&pnchDesc=%E4%BD%8E%E5%8A%9F%E7%8E%87%E5%B5%8C%E5%85%A5%E5%BC%8F%E9%9D%9E%E6%8F%AE%E7%99%BC%E6%80%A7%E8%A8%98%E6%86%B6%E9%AB%94%E4%B9%8B%E7%9F%BD%E6%99%BA%E7%94%A2%E8%A8%AD%E8%A8%88%28I%29
顯示於類別:電機工程學系所

文件中的檔案:
沒有與此文件相關的檔案。


在 DSpace 系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。