Browsing by Author 黃宗柱


Or, select a letter below to browse by last name
0-9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z
Showing results 1 to 20 of 33  next >
Issue DateTitleAuthor(s)Text
-一種使用Sigma-Delta調變機制的心的雜訊容忍方法莊博傑; Chuang, Po-Chieh-
-一種使用格雷編碼用以更正多值邏輯快閃記憶體位移錯誤之方法林宏明; Lin, Hung-Ming-
-一種具有即時線上多重內嵌式記憶體維修機制之架構趙乾隆; Chao, Chien-Lung-
-一種具有消除固定圖像雜訊能力之指紋辨識晶片設計趙俊傑; Chao, Chun-Chieh-
-一種應用於離散小波轉換之低記憶體及低位元需求之架構探討陳冠男; Chen, Guan-Nan-
-一種針對SRAM-based FPGAs內部多重配置干擾導致繞線錯誤之有效的測試方法及探討俞世邦; Yu, Shr-Bang-
-一種針對晶片網路功能性測試之方法李光偉; Lee, Kuang-Wei-
-一種針對網路路徑字串編碼壓縮及加速比對之技巧探討蔡明禎; Tsai, Ming-Chen-
-以填入非明確位元為基礎之低峰值功率Broad-side轉態錯誤測試產生陳彥廷 ; Chen, Yan-Ting -
-以多重目標最佳化的掃描鏈重新排序應用於歪斜載入轉態測試蕭匡宭; Siao, Kuang-Cyun-
-佈局考量之多階與多層的掃描樹合成李信龍 ; Li, Xin Long -
-佈局考量之掃描鏈重新排序以提高歪斜載入轉態測試涵蓋率彭國霖 ; Peng, Kuo-Lin -
-低成本輸出資料壓縮器分析與設計朱韻龍; Chu, Yun-Lung-
-具備CAM與FIFO結構記憶體的功能測試黃佑民 ; Huang, Yu-Ming -
-具有線上即時自我修復機制的內容可定址型式之先進先出記憶體謝秉志; Hsieh, Ping-Chih-
-可改進測試資料壓縮的掃描鏈架構分析與設計陳世政; Chen, Shih-Cheng-
-在FPGA上實現高階合成容錯機制廖家揚 ; Liao, Chia-Yang -
-在不對稱機率掃描鏈架構下可增進測試資料壓縮率之多重模式廣播測試設計吳國瑜; Wu, Kuo-Yu-
-在多重模式分割掃描架構下降低LOS轉態測試之測試資料量與測試時間翁宏銘; Weng, Hung-Ming-
-基於多核心處理器之效能增進指令分配機制設計林政良; Lin, Zheng-Liang-