Please use this identifier to cite or link to this item: http://hdl.handle.net/11455/51444
標題: 多重內嵌式記憶體自我維修架構設計
A New BISR Scheme for Multiple Embedded Memory
作者: 黃德成 
關鍵字: 電子電機工程類;應用研究;SOC;內嵌式記憶體;良率;可靠度;BISR
摘要: 
隨著SOC(System On a Chip) 的普及,SOC 內部內嵌式記憶體超過大半的面積,因此如何提升內嵌式記憶體的良率已變成一項非常重要的議題,目前除了利用製程提升良率外,尚有利用電路自我維修的技巧,提升其良率及可靠度。提出一種有效率且極精簡的自我維修電路,是目前研究的一個重點,本研究將提出一種全新的備份機制及備份演算法,同時也會針對備份記憶體的架構與錯誤分佈之間關係做一探討及分析,以解決傳統備份機制研究的盲點,我們會利用C 語言來設計一個內嵌式記憶體BISR(Built-InSelf-Repair)模擬器,利用此模擬器,我們可預知何種BISR 電路架構及多少備份記憶體應被採用,設計者就能根據我們算出的結果來決定多少備份記憶體以達成最高備份率及使用率,最後,我們也會利用FPGA 來作Silicon 驗證,進而製作成IC 以決定其實際的邏輯閘的需求數目。
URI: http://hdl.handle.net/11455/51444
其他識別: NSC93-2215-E005-018
Appears in Collections:資訊科學與工程學系所

Show full item record
 

Google ScholarTM

Check


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.