Please use this identifier to cite or link to this item: http://hdl.handle.net/11455/51529
標題: 即時線上自我修復架構(I)
A Real Time On-Line BISR Architecture(I)
作者: 黃德成 
關鍵字: 資訊工程--硬體工程;基礎研究;BIST built-in self-test 內建自我測試BISD built-in self-diagnosis 內建自我診斷BISR built-in self-repair 內建自我修復On-Line Built-In Self-Repair 線上及時內建自我修復RAM random access memory 隨機存取記憶體SRAM Static RAM 靜態隨機存取記憶體DRAM Dynamic RAM 動態隨機存取記憶體
摘要: 
隨著近代製程技術的進步,製程技術上的發展逐漸步入深次微米的時代,這使晶片上的電晶體數不斷增加,相同功能之電路其所佔面積越來越小,所以在相同面積的晶片上可置入更複雜的系統。在小型化與今日市場需求下,帶動了許多如可攜式的多媒體設備、可移動式的通訊設備發展,這使系統單晶片(System on a Chip)相關技術越來越受到關注,由於內建式記憶體在系統單晶片上所佔的面積逐漸增加與多樣化,這促使內建式記憶體可靠度的問題逐漸變成一個重要的課題;基於低成本與高良率的因素,使得內建式自我修復架構 (Built-In Self-Repair, BISR) 成為目前最廣泛使用在內坎式記憶體的修復方式。目前就我們所知道的[2-18]自我修復架構,一般都是Off-Line BISR,很少探討On-Line BISR 方面的架構,在Non-Stop 系統必需達到邊測試邊運作,不可以將系統停機再進行測試,因此On-line BISR 必定成為Not-Stop 系統測試中,重要的課題與研究,因此本計劃將分二年進行,第一年的目標,將改進[1]內建式記憶體的測試電路達到即時線上自我修復的功能,並且將電路應用於SRAM 上;第二年的目標是改進第一年的即時線上自我修復的電路架構,將電路應用於DRAM 上,希望此電路系統未來能夠大大的應用在SRAM 及DRAM 的測試技術上。
URI: http://hdl.handle.net/11455/51529
其他識別: NSC96-2221-E005-105
Appears in Collections:資訊科學與工程學系所

Show full item record
 

Google ScholarTM

Check


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.