Please use this identifier to cite or link to this item: http://hdl.handle.net/11455/5954
標題: 高速乘法器設計
High-Speed Booth Multiplier Design
作者: 詹明財
chan, ming-tsai
關鍵字: 乘法器
出版社: 電機工程學系
摘要: 
本文以Booth編碼方式組成編碼與並列式同時的乘法器,一般 Booth以Radix-4 做編碼器,Radix-4可以將N列輸入位元數縮小一半為N/2 列位元數,縮小一半的列位元數每一列都是同時產生與完成,執行並列式的運算,本篇論文針對Radix-4乘法器的壓縮器及編碼器進行修正 ,壓縮器及編碼器部分改善5%~11%的面積。
此外Radix-8 的Booth乘法器會使用到3倍的被乘數值,本文以Mux-CLA組成,面積與時間都比用And/Or/Not Gate佳,進位平均時間約快15%;以Mux-CLA方式執行本身3倍的加法,若將第一層、第二層之MUX以OR閘取代,其進位速度又比一般兩數相加之速度得以提高20 %,使用CLA再配合狀況和加法器(CSMA),可使整體面積減少。從Raixd-4與Raixd-8 Booth乘法器的設計結果比較發現,Radix-8比Radix-4的速度快4.6% ~ 17.2%
URI: http://hdl.handle.net/11455/5954
Appears in Collections:電機工程學系所

Show full item record
 

Google ScholarTM

Check


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.