Please use this identifier to cite or link to this item: http://hdl.handle.net/11455/6826
DC FieldValueLanguage
dc.contributor.advisor林泓均zh_TW
dc.contributor.advisorH.C.Lineen_US
dc.contributor.author蔡佩勤zh_TW
dc.contributor.authorP.C.Tsaien_US
dc.date2005zh_TW
dc.date.accessioned2014-06-06T06:39:00Z-
dc.date.available2014-06-06T06:39:00Z-
dc.identifier.urihttp://hdl.handle.net/11455/6826-
dc.description.abstract中文摘要 SOI MOSFET 的製程技術可防範許多舊的製程技術所無法改善的問題,然而由於基體浮接,可能造成電性之不穩定,因此在某些較敏感的電路,必須有基體接觸來改善。目前SOI MOSFET在眾多研究者的發展下有許多的改善和變化,本次的研究主要是在建立與驗證H型閘極SOI MOSFET之基體電流模型。 我們使用國家奈米實驗室(NDL)製作的絕緣層上矽場效應電晶體,研究分析不同閘極(Gate)結構下之電性。將實際量測之SOI N型MOSFET 之基體電流(Ibody)發現比一般MOSFET多出一些成分。一般基體電流是因撞擊游離而產生,而此多出的成分根據量測與模擬分析,應是由反轉層產生之逆偏壓穿透效應所造成,我們除分析其電性外,並建立適當之基體電流模型,以便未來分析類似的元件結構。zh_TW
dc.description.abstractAbstract The SOI MOSFET technology can improve many existing problems in the conventional CMOS processes. However,since the body is floated,it may result in instability of electrical charateicetics. Therefore,some sensitive circuits require body contacts to improve the performance. Currently,many researchers have proposed various structures of SOI MOSFETs. The goal of this thesis is to derive and verify the proposed body current models of H gate structures of SOI MOSFETs. Various gate structures of Silicon on Insulator(SOI) FETs fabricated by National Nano Device Laboratories(NDL) were investigated. The body current (Ibody) of the SOI NMOSFETs shows extra components as compared to that of the bulk MOSFETs. The body currents in conventional MOSFETs are mostly due to impact ionization. According to measurement and simulations,the extra components in SOI are attributed to reverse biased tunneling effects induced by inversion layers. In addition to analyze the electrical charateristics,the approximated body current model was developed for the future analysis of similar device structures.en_US
dc.description.tableofcontents目錄 中文摘要 i 英文摘要 ii 誌謝 iii 目錄 iv 圖目錄 vii 表目錄 xi 第一章 緒論 1 1.1前言 1 1.2絕緣層上矽(Silicon on Insulator;SOI)之簡介 2 1.3部分空乏絕緣層上矽(Partial-Depleted SOI)、完全空乏絕緣層上矽(Fully-Depleted SOI) 7 1.4T型閘極(T-Gate)及H型閘極(H-Gate)SOI 9 1.5論文內容簡介……………………………………………………13 第二章 SOI晶圓製程技術與元件製造流程及模擬………………… 14 2.1 SOI晶圓製程技術 14 2.2 SOI元件製造流程 19 2.3 SOI元件模擬 21 第三章 絕緣層上矽場效電晶體之基體電流量測與分析…………….26 3.1 SOI元件電流量測平台 26 3.2 SOI元件電流量測結果 27 3.3 T Gate和H Gate SOI MOSFETs之基體電流量測分析…………33 3.4基體電流溫度效應量測分析……………………………………38 3.5結論………………………………………………………………43 第四章 絕緣層上矽場效電晶體之基體電流模型 44 4.1基體電流(Body current)模型推導 44 4.2基體電流(Body current)模型驗證 54 4.3結論…………………………………………………………….…64 第五章 總結 65 參考文獻 66 圖目錄 圖1.2.1:絕緣層上矽(Silicon on Insulator;SOI)基本結構圖 3 圖1.2.2:絕緣層上矽(Silicon on Insulator;SOI)實體圖……………3 圖1.2.3:傳統Bulk CMOS製程及SOI製程差別意示圖………………4 圖1.3.1:部分空乏(Partial-Depleted;PD)SOI 8 圖1.3.2:完全空乏(Fully-Depleted;FD)SOI 8 圖1.4.1:標準閘極SOI元件結構圖………………………………………9 圖1.4.2:標準閘極SOI元件實體圖 9 圖1.4.3:量測之浮動基極造成的電流突增效應 10 圖1.4.4:T型閘極(T-Gate)SOI元件結構圖 11 圖1.4.5:T型閘極(T-Gate)SOI元件實體圖 11 圖1.4.6:H型閘極(H-Gate)SOI元件結構圖 12 圖1.4.7:H型閘極(H-Gate)SOI元件實體圖 12 圖2.1.1:SIMOX–SOI 的製作 15 圖2.1.2:BESOI 的製作 16 圖2.1.3:Smart – Cut SOI 的製作 18 圖2.3.1:模擬H型Gate SOI 3D結構上視圖 21 圖2.3.2:模擬H型Gate SOI 3D結構側視圖 22 圖2.3.3:模擬H型Gate SOI 3D結構正面圖 22 圖2.3.4:模擬H型Gate SOI 3D結構Vds-Ids圖 23 圖2.3.5:模擬H型Gate SOI 3D結構電場分佈圖 23 圖2.3.6:模擬H型Gate SOI 3D結構之電場分佈圖 24 圖2.3.7:模擬H型Gate SOI 3D結構之電場分佈圖 25 圖3.1.1:量測T型、H型閘極SOI元件所使用儀器 26 圖3.1.2:量測H型閘極SOI元件立體結構圖 27 圖3.2.1:實際量測之T Gate SOI MOS Vds-Ids 曲線圖 27 圖3.3.2:H Gate SOI MOSFET’s分開成兩部分的構造 34 圖3.3.5:實際量測之Drain to Body 反向飽和電流 37 圖3.4.1:實際量測之H Gate SOI MOS Vgs-Ibody 溫度曲線圖………...38 圖3.4.2:實際量測之H Gate SOI MOS Vgs-Ibody 溫度曲線圖………...38 圖3.4.3:實際量測之H Gate SOI MOS Vds-Ids 溫度曲線圖…………..40 圖3.4.4:實際量測之H Gate SOI MOS Vgs-Ids 溫度曲線圖…………..40 圖3.4.5:實際量測之H Gate SOI MOS Vds-Ibody 溫度曲線圖………...42 圖4.1.1:實際量測之H Gate SOI MOS Vgs-Ibody 曲線圖 45 圖4.1.2:實際量測之H Gate SOI MOS Vgs-LN(Ibody) 曲線圖………….47 圖4.1.3:取圖4.1.2分段重疊之處電流組成之曲線 47 圖4.1.4:fitting圖4.4.3之結果圖 48 圖4.1.5:實際量測之H Gate SOI MOS Vds-LN(Ibody) 曲線 49 圖4.1.6:fittingVgs=5V時之Vds-Ibody 50 圖4.1.7:fittingVgs=5V時之Vds-Ibody 51 圖4.2.1:實際量測與模型之H Gate SOI Vds-Ibody 曲線圖 54 圖4.2.2:實際量測與模型之H Gate SOI Vds-Ibody LOG曲線圖………54 圖4.2.3:實際量測與模型之H Gate SOI Vds-Ibody 曲線圖 55 圖4.2.4:實際量測與模型之H Gate SOI Vds-Ibody LOG曲線圖………55 圖4.2.5:實際量測與模型之H Gate SOI Vds-Ibody 曲線圖 56 圖4.2.6:實際量測與模型之H Gate SOI Vds-Ibody LOG曲線圖………56 圖4.2.7:實際量測與模型之H Gate SOI Vds-Ibody 曲線圖 57 圖4.2.8:實際量測與模型之H Gate SOI Vds-Ibody LOG曲線圖………57 圖4.2.9:實際量測與模型之H Gate SOI Vds-Ibody 曲線圖 58 圖4.2.10:實際量測與模型之H Gate SOI Vds-Ibody LOG曲線圖………58 圖4.2.11:實際量測與模型之H Gate SOI Vgs-Ibody 曲線圖 59 圖4.2.12:實際量測與模型之H Gate SOI Vgs-Ibody LOG曲線圖………59 圖4.2.13:實際量測與模型之H Gate SOI Vgs-Ibody 曲線圖 60 圖4.2.14:實際量測與模型之H Gate SOI Vgs-Ibody LOG曲線圖………60 圖4.2.15:實際量測與模型之H Gate SOI Vgs-Ibody 曲線圖 61 圖4.2.16:實際量測與模型之H Gate SOI Vgs-Ibody LOG曲線圖………61 圖4.2.17:實際量測與模型之H Gate SOI Vgs-Ibody 曲線圖 62 圖4.2.18:實際量測與模型之H Gate SOI Vgs-Ibody LOG曲線圖………62 圖4.2.19:實際量測與模型之H Gate SOI Vgs-Ibody 曲線圖 63 圖4.2.20:實際量測與模型之H Gate SOI Vgs-Ibody LOG曲線圖………63 表目錄 表2.2:本實驗SOI元件製造參數………………………………………20zh_TW
dc.language.isoen_USzh_TW
dc.publisher電機工程學系zh_TW
dc.subject絕緣層上矽場效電晶體zh_TW
dc.subjectsoien_US
dc.title絕緣層上矽場效電晶體之基體電流模型zh_TW
dc.titleDevice Models of Body Current for SOI FETsen_US
dc.typeThesis and Dissertationzh_TW
item.openairecristypehttp://purl.org/coar/resource_type/c_18cf-
item.openairetypeThesis and Dissertation-
item.cerifentitytypePublications-
item.fulltextno fulltext-
item.languageiso639-1en_US-
item.grantfulltextnone-
Appears in Collections:電機工程學系所
Show simple item record
 
TAIR Related Article

Google ScholarTM

Check


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.