Please use this identifier to cite or link to this item: http://hdl.handle.net/11455/8171
DC FieldValueLanguage
dc.contributor.advisor張振豪zh_TW
dc.contributor.advisorRobert C. Changen_US
dc.contributor.author涂嘉良zh_TW
dc.date2003zh_TW
dc.date.accessioned2014-06-06T06:41:08Z-
dc.date.available2014-06-06T06:41:08Z-
dc.identifier.urihttp://hdl.handle.net/11455/8171-
dc.description.abstract現今在高執行的路由器中,網路位址的查尋是主要的瓶頸,尤其是當網路速度高達每秒數十億位元時。IP的位址查尋是一種挑戰,因為它需要最長前端吻合。除此之外,路由表容量的大量増加和高速網路的連接都增加了路由器的困難度。在這個論文中對於查尋、新增和刪除,我們利用了以前基本的架構,再參考實際網路的IP位址分佈圖,將記憶體有效的放在IP位址所佔據的長度內。再者我們擴大跳躍的功能,利用這些技術更進一步節省記憶體的空間,在此我們使用硬體描述語言進行此方法的硬體設計,並且以同步的0.35μm之SRAM做為其位址存放的記憶體,在硬體管線方式下於每次的記憶體存取後即有查尋結果的輸出。經由記憶體分配的模擬結果,雖然增加14%的體憶體空間,但卻增加了62%可使用的輸出埠。zh_TW
dc.description.abstractWith high-speed multi-gigabit links required in the Internet , the lookup becomes a great bottleneck. The routing table lookup needing longest prefix matching is a challenge. Beside, the large capacity of lookup table and high-speed links increase the difficulty of IP router. In this thesis, a lookup scheme based on a previous structure and the real IP address length is proposed, which can efficiently handle IP routing lookup, insertion, and deletion inside the routing table. We use the skip function to reduce the memory space. Hardware design of the routing table was carried out using the Verilog hardware description language. It uses the synchronous 0.35μm SRAM as the router memory. In a hardware pipeline configuration, the output port is obtained in every memory access. We increase 62% of usable output port, with increase of 14% memory space.en_US
dc.description.tableofcontents中文摘要 i Abstract ii 內容 iii 圖目錄 vi 表目錄 ix 第一章 序論 1.1 TCP/IP的分層架構 1 1.2 網際網路的封包和位址 2 1.3 IP路由器的功能 5 1.4 動機 7 1.5 概要 7 第二章 各種路由表的查尋方法 8 2.1 直接位址查尋 8 2.2 調整式二元位址查尋 9 2.3 補償位址查尋 10 2.4 區塊位址查尋 11 2.5 補償和區塊查尋的結合 13 第三章 路由表記憶體之有效應用 16 3.1 硬體管線式的快速查尋路由表 16 3.1.1 硬體管線式結構 16 3.1.2路由表之基本結構 17 3.2 實際有效長度的分佈 20 3.3 跳躍陣列的應用 21 3.4 記憶體的有效分怖 25 3.5 模擬的結果與分析 26 第四章 路由器查尋之硬體實現 28 4.1 路由器的基礎結構 28 4.2 控制器的內部結構 31 4.3 查尋模組 34 4.3.1 12位元的查尋模組 35 4.3.2 有跳躍陣列的4位元查尋模組 38 4.3.3沒有跳躍陣列的4位元查尋模組 40 4.4 查尋模組的操作流程 42 第五章 模擬結果 47 5.1 Cell_based 的設計流程 47 5.2 模擬結果 48 第六章 結論 50 參考文獻 51zh_TW
dc.language.isoen_USzh_TW
dc.publisher電機工程學系zh_TW
dc.subjectRouteren_US
dc.subject路由器zh_TW
dc.subjectSkip arrayen_US
dc.subject跳躍陣列zh_TW
dc.title依實際IP長度有效分配記憶體之路由器設計zh_TW
dc.titleDesign of Router Memory with Efficient Distribution for Prefix Lengthen_US
dc.typeThesis and Dissertationzh_TW
item.openairecristypehttp://purl.org/coar/resource_type/c_18cf-
item.openairetypeThesis and Dissertation-
item.cerifentitytypePublications-
item.fulltextno fulltext-
item.languageiso639-1en_US-
item.grantfulltextnone-
Appears in Collections:電機工程學系所
Show simple item record
 
TAIR Related Article

Google ScholarTM

Check


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.